计算机辅助设计与图形学学报

作者：朱柏成, 储著飞, 潘鸿洋, 王伦耀, 夏银水

关键词：逻辑综合, 等价性验证, 乘法器电路, 异或-多数逻辑图

组合电路等价性验证是数字集成电路设计自动化(EDA)中的重要部分, 随着算术电路在现代计算机系统中的占比逐渐增大, 传统的等价性验证算法在验证多比特算术电路, 尤其是乘法器电路时面临挑战.对此, 提出一种基于XOR-Majority Graph (XMG)逻辑表示的组合电路等价性验证算法.首先将2个待验证电路构建成的联接(Miter)电路进行XMG逻辑重写; 然后在等价性一致的前提下对XMG的节点个数和逻辑深度进行逻辑重写优化; 最后调用布尔可满足性(SAT)求解器和仿真器进行验证, 得到最终等价性验证结果.实验结果表明, 与ABC, Lingeling等工具相比, 所提算法在验证时间上实现了平均489倍、最高1 472倍的加速.

来源：2024年第3期

《计算机辅助设计与图形学学报》期刊编辑部

查看计算机辅助设计与图形学学报杂志2024年第3期